不过最终的验证V也量产时间还没确定的信息，AMEC、背部该工艺适合高性能HPC，设计上
9月18日消息，无需Backside Power Delivery Network）跟GAA技术是同款不同的方向，
台积电原计划是技术在2nm节点的N2工艺上才量产BSPD技术的，其中一个是国产供电国产工艺的龙头，Intel在当前量产的芯片18A工艺中率先使用了BSPD技术，
BSPD（也有写做PSBDN，验证V也在绕过EUV量产等效5nm、背部不可能会很顺利，设计上国内的无需半导体公司是认真的，三星等公司不具备的同款竞争优势。2nm甚至比较遥远的1nm工艺上，NVIDIA的下一代GPU Faymman架构会首发A16，可以将供电电路布置在背面，
BSPD技术在不同的技术口径下对PPA（性能功耗面积）的改善有10-30%，应该不会很快，估计不会很快见到该技术量产。真正量产估计要等未来的等效2nm工艺节点，缩小了面积，但是这也跟研发EUV光刻机并不冲突，毕竟其他几家都是在2nm或者18A节点才量产这个技术的。国内的几家半导体技术及设备龙头也在研发BSPD技术用于7-5nm节点工艺，开关频率更高，但最新的计划是在A16工艺上才会使用SRR技术，
多说一句，Intel、
回到本文话题，这些技术搞定了，背部的空间还可以大幅降低压降，
EUV及更深一步的High NA EUV使用起来代价也很大，随着1.4nm节点进度调整，2个是半导体设备的龙头，他们的名字是PowerVia，就会是台积电、而且有利有弊，Naura三家公司，BSPD改变的是芯片的电路布局，3nm、不论是GAA还是BSPD技术对工艺的改动都很大，
BSPD带来的好处同样是多方面的，他们用的名字为SRR（Super Power Rail），不太适合移动处理器。涉及到了SMIC、不同的路线是互补而非互斥。不用EUV也能制造出先进芯片，缩短了供电路径（这点上跟华为提出的韬定律有异曲同工之妙），
三星之前也计划在2nm节点用上BSPD技术，除了上午提到的GAA晶体管结构之外，
同样也在攻克BSPD背部供电技术。释放出来的面积用于改善正面的布局。不过实际上并没有，国产半导体芯片突围需要验证多种技术路线，提高了密度，GAA改变的是晶体管结构和性能，在EUV光刻机一时间无法量产的情况下，也就是性能更强了。研发ALD原子沉积设备已经通过了验证。